

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年12月 6日

出願番号

Application Number:

特願2000-370873


出 顏 人
Applicant(s):

株式会社半導体エネルギー研究所

2001年 9月27日

特 許 庁 長 官 Commissioner, Japan Patent Office





特2000-370873

【書類名】

【整理番号】 P005338

【提出日】 平成12年12月 6日

【あて先】 特許庁長官 及川 耕造 殿

特許願

【国際特許分類】 H01L 21/00

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 村上 智史

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 塚本 洋介

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 熱海 知昭

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 坂倉 真之

【特許出願人】

【識別番号】 000153878

【氏名又は名称】 株式会社半導体エネルギー研究所

【代表者】 山崎 舜平

【手数料の表示】

【予納台帳番号】 002543

【納付金額】 21,000円

特2000-370873

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその作製方法

【特許請求の範囲】

【請求項1】

絶縁表面上に形成された結晶質半導体膜と、前記結晶質半導体膜上に形成され た絶縁膜と、前記絶縁膜を間に挟んで前記結晶質半導体膜と一部重なる第1の信 号線及び第2の信号線とを有し、前記第1の信号線と前記第2の信号線は互いに 金属配線で接続された信号線であることを特徴とする半導体装置。

【請求項2】

請求項1において、前記第1の信号線と前記第2の信号線は互いに間隔をあけて配置され、前記第1の信号線と前記結晶質半導体膜が前記絶縁膜を挟むように形成され、前記第2の信号線と前記結晶質半導体膜が前記絶縁膜を挟むように形成されることを特徴とする半導体装置。

【請求項3】

請求項1または請求項2において、前記第1の信号線及び前記第2の信号線は ゲート信号線であることを特徴とする半導体装置。

【請求項4】

請求項1乃至3のいずれか一において、前記第1の信号線及び前記第2の信号線は、駆動回路または画素の薄膜トランジスタのゲート電極と接続していることを特徴とする半導体装置。

【請求項5】

請求項1乃至4のいずれか一において、前記結晶質半導体膜はn型またはp型を付与する不純物元素を含んでいることを特徴とする半導体装置。

【請求項6】

画素と駆動回路を備えた半導体装置において、

前記駆動回路と前記画素の間または第2の保護回路と前記画素の間に第1の保 護回路を一個以上有し、前記駆動回路と前記画素の間または前記第2の保護回路 と前記画素の間をゲート信号線で接続されていることを特徴とする第1の保護回 路を有し、 前記第1の保護回路は、静電気から前記画素と前記駆動回路を保護することを 特徴とする半導体装置。

【請求項7】

絶縁表面上に前記結晶質半導体膜を形成する第1の工程と、

前記結晶質半導体膜上に絶縁膜を形成する第2の工程と、

前記絶縁膜上に導電膜を形成する第3の工程と、

前記導電膜をパターニングしてゲート電極を形成する第4の工程と、

前記ゲート電極を覆う層間絶縁膜を形成する第5の工程と、

前記層間絶縁膜にコンタクトホールを形成する第6の工程と、

前記薄膜トランジスタと電気的に接続する金属配線を形成する第7の工程とを 有する半導体装置の作製方法において、

前記第1の工程の際、絶縁表面上に第2の結晶質半導体膜を形成する工程と、前記第2の工程の際、前記第2の結晶質半導体膜上に絶縁膜を形成する工程と

前記第4の工程の際、前記導電膜をパターニングして第1ゲート信号線と第2 ゲート信号線を形成する工程と、

前記第5の工程の際、前記第1のゲート信号線と前記第2のゲート信号線を覆う層間絶縁膜を形成する工程と、

前記第6の工程の際、前記層間絶縁膜にコンタクトホールを形成する工程と、 前記第7の工程の際、前記第1のゲート信号線及び前記第2のゲート信号線と 電気的に接続する金属配線を形成する工程を有する半導体装置の作製方法。

【請求項8】

プリチャージ回路の第1の信号線をプリチャージ回路の第2の信号線と間隔をあけて配置し、第1の信号線端にコンタクト部を設けたプリチャージ回路を有することを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は半導体装置の生産性向上のための技術に係わり、特には薄膜トランジ

スタ(Thin Film Transistor; TFT)等のスイッチング素子等の静電破壊を防止する技術に関するものである。

[0002]

なお、本明細書中において半導体装置とは半導体特性を利用することで機能し うる装置全般を指し、電気光学装置(以下、表示装置と記す)、半導体回路およ び電子機器は全て半導体装置である。

[0003]

【従来の技術】

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数百~数千nm程度)を用いてTFTを作製する技術が開発されている。TFTは集積回路(Integrated Circuit;IC)や電気光学装置のような半導体装置に広く応用され、特に表示装置などのスイッチング素子として開発が急がれている。

[0004]

このように、近年の半導体装置は、モニターやテレビさらに携帯端末の表示装置として用途が拡大しているとともに量産化が進んでいる。

[0005]

従来の半導体装置全体の回路構成図の一例を図18に示す。画素領域1701には、多数の画素セルが行方向及び列方向に画素セルアレイとして配列されている。前記画素セルはTFTと、透明画素電極と、液晶と、保持容量とから構成されている。

[0006]

ゲート信号線側駆動回路1711は、シフトレジスタ回路1707と、レベルシフタ回路1708と、バッファ回路1709と、保護回路1710とから構成されている。

[0007]

ソース信号線側駆動回路1712は、シフトレジスタ回路1702と、レベルシフタ回路1703と、バッファ回路1704と、サンプリング回路1705及びプリチャージ回路1706から構成されている。尚、プリチャージ回路170

6は画素領域1701を挟んで、シフトレジスタ回路1702と、レベルシフタ回路1703と、バッファ回路1704と、サンプリング回路1705とは逆の位置に設けても良い。

[0008]

上記半導体装置は、絶縁表面上に結晶質半導体膜を形成し、前記結晶質半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、薄膜トランジスタを形成している。次いで前記薄膜トランジスタを覆う層間絶縁膜を形成し、薄膜トランジスタ同士を電気的に接続するために層間絶縁膜をドライエッチングしてコンタクトホールを形成し、金属配線を形成する工程によって作製される。

[0009]

前記半導体装置を作製する工程は、画素領域1701と、ゲート信号線側駆動 回路1711と、ソース信号線側駆動回路1712とを同一の工程で作製することを特徴としている。

[0010]

従来の回路の作製方法と静電気の発生と静電気によるTFTの破壊を図19に基づいて説明する。まず、絶縁表面上に結晶質半導体膜1803,1804を成膜した。次に、前記結晶質半導体膜1803,1804を覆うように絶縁膜1805を成膜した。次に、前記絶縁膜1805の上にゲート信号線1806を形成した。前記の3つの工程で画素TFT1801と駆動回路TFT1802が同時に形成された。(図19(A))

[0011]

画素TFT1801と駆動回路TFT1802を覆うように層間絶縁膜1807を成膜した。そして、画素TFT1801と駆動回路TFT1802をそれぞれ電気的に繋ぐために、コンタクトホール1808,1809をドライエッチングで形成した。尚、図19(B)におけるコンタクトホール1808,1809はゲート信号線1806の後ろに位置する。前記ドライエッチングの工程時に静電気が発生し、発生した静電気はコンタクトホールからゲート信号線へと移動することが確認された。図19(B)の矢印は画素TFTのコンタクトホールで発

生した静電気がゲート信号線を介して駆動回路TFTに移動していく様子を示している。移動した静電気は、駆動回路TFTのゲート絶縁膜を破壊して結晶質半導体層1803に移動した。よって、駆動回路TFT1802は静電気により破壊された。(図19(B))従来の回路では、前記のように発生し移動する静電気によるTFTの破壊を防止できなかった。

[0012]

従来の回路のプリチャージ回路付近の静電気によるTFTの破壊を図20に示す。画素領域で発生した静電気は、ソース信号線を移動して画素領域上端のコンタクトホール1903に移動した。次に、静電気はプリチャージ回路のドレイン部のコンタクトホール1904に移動した。さらに、プリチャージ回路のドレイン部のコンタクトホール1904からプリチャージ回路の第1の信号線1905に移動し、静電気はプリチャージ回路の第2の信号線1906へ移動した。

[0013]

静電気が、プリチャージ回路のドレイン部のコンタクトホール1904からプリチャージ回路の第1の信号線1905に移動した時、絶縁膜を破壊して移動したので、プリチャージ回路は破壊された。従来の回路では、前記のように発生し移動する静電気によるプリチャージ回路の破壊を防止できなかった。

[0014]

以上の問題により半導体装置のパネル表示において線欠陥や点欠陥等の表示不 良の原因に繋がり、歩留まり及び信頼性の低下を招いていた。

[0015]

【発明が解決しようとする課題】

半導体装置を作製するためには微細加工が必要とされ、特に直径 3 μ m のコンタクトホールを層間絶縁膜に形成するためには、微細加工に優れているドライエッチングが不可欠である。

[0016]

ドライエッチング工程は以下の(2)~(6)のステップが繰り返すことにより進行する。

(1) 真空チャンバー内にエッチングガス (XeF_2 、 CF_4 等) を導入し上下電

極間に高周波電圧を印加することでプラズマが発生する。

- (2)発生したプラズマから正の電荷を持つ反応イオンが層間絶縁膜表面に垂直に入射する。
- (3) 反応イオンが層間絶縁膜表面に吸着する。
- (4) 層間絶縁膜表面に吸着した反応イオンが表面で反応し、反応生成物が形成 する。
 - (5) 反応生成物が層間絶縁膜表面から脱離する。
- (6) 層間絶縁膜表面から脱離した反応生成物を排気する。

[0017]

静電気の発生は、機械的作用によって正と負の電荷の分離させる現象であるので、固体表面間、固体と液体表面間、気体による固体や液体表面の分裂と分離、もしくは固体や液体がイオン化された気体を含むことにより起こる。従って前記ステップの中で(3)と(5)のステップの際に静電気が発生していることが予想される。そして、前記静電気の発生は押さえることができない。

[0018]

特に層間絶縁膜をコンタクト開孔するためのドライエッチングの際、コンタクトホールとゲート信号線間でシリコンが消失するような静電破壊が発生し、静電気の移動はコンタクトホールからコンタクトホールへの移動が多く確認されている。

[0019]

また、長いゲート信号線が静電気を引き寄せるアンテナ効果を有し、静電破壊箇所がゲート信号線の両端に見られる。

[0020]

従来の回路でもゲート信号線側駆動回路1711に保護回路1710が形成されていた。しかし、前記保護回路1710は金属配線を形成した後に機能する保護回路であるために、TFT作製プロセス途中である層間絶縁膜のコンタクト開孔時に発生する静電気によるTFTの破壊を防止する効果がない。従って、ゲート信号線を移動した静電気はTFTのゲート電極に移動し、ゲート絶縁膜を破壊してソースもしくはドレイン領域からソース信号線に移動する。前記のように静

電気によってゲート信号線側駆動回路1711や画素領域1701のTFTが破壊される。

[0021]

更に、層間絶縁膜をコンタクト開孔するためのドライエッチングの際に画素領域で発生した静電気は、画素領域1701上端のコンタクトホールからプリチャージ回路1706のドレイン部のコンタクトホールに移動する。更に静電気はプリチャージ回路1706の第1の信号線に移動し、プリチャージ回路の第2の信号線に移動している。プリチャージ回路1706のドレイン部のコンタクトホールからプリチャージ回路1706の第1の信号線に移動する際、静電気は絶縁膜を破壊して移動する。

[0022]

上記のように従来の半導体装置回路では、層間絶縁膜をコンタクト開孔するためのドライエッチングで発生した静電気によるゲート信号線側駆動回路 1711、画素領域 1701またはソース信号線側駆動回路 1712のTFTの破壊を防止することができず、半導体装置のパネル表示において、線欠陥や点欠陥等の表示不良の原因に繋がり、歩留まり及び信頼性の低下を招いていた。

[0023]

【課題を解決するための手段】

前記問題を解決するためには静電気の移動する経路に第1の保護回路を予め設けて破壊させてやる方法と、静電気の移動する経路を予め設けてプリチャージ回路の破壊を防止する方法で、画素TFTと駆動回路TFTが破壊されるのを防止することが可能である。よって、本発明は画素TFTと駆動回路TFTの静電破壊を防止する第1の保護回路を、画素領域と駆動回路領域または画素領域と第2の保護回路領域の間に設けること。また、プリチャージ回路の第1の信号線端にコンタクトホールを設けることにより、発生した静電気をプリチャージ回路のTFTを破壊せずにプリチャージ回路の第2の信号線に移動させることである。

[0024]

また、本発明に関する画素TFTと駆動回路TFTの静電破壊を防止する第1の保護回路とプリチャージ回路は、画素領域や駆動回路領域の薄膜トランジスタ

を形成する工程と同一の工程で作製することが可能であるので、新たな作製手順 を追加する必要がない。

[0025]

なお、本明細書中において第1の保護回路とは、半導体装置の作製プロセス中 に発生する静電気から画素TFTと駆動回路TFTを保護する回路で、発生した 静電気によって自らを破壊されることで発生した静電気のエネルギーを減少させ て画素TFTと駆動回路TFTの静電破壊を防止する機能を有する回路である。

[0026]

まず、層間絶縁膜をコンタクト開孔するためのドライエッチングで発生した静電気の移動する経路に第1の保護回路を設けて破壊させることによって画素TFTと駆動回路TFTが破壊されるのを防止する方法を図1に基づいて説明する。

[0027]

まず、絶縁表面上に結晶質半導体膜14,15,16を成膜した。次に、前記結晶質半導体膜14,15,16を覆うように絶縁膜17を成膜した。次に、前記絶縁膜17の上にゲート信号線18,19を形成した。(図1(A))

[0028]

第1の保護回路は、結晶質半導体膜15上部でゲート信号線18とゲート信号線19とを間隔をあけて配置しているので、層間絶縁膜20のコンタクト開孔時には電気的に接続されていない。よって、コンタクトホール24を形成するためのドライエッチングで発生した静電気は、ゲート信号線19をそのまま移動することはできないので、図1(B)の矢印で示したようにゲート信号線19からゲート絶縁膜17を破壊して結晶質半導体膜15を通り、再度ゲート絶縁膜17を破壊してゲート信号線18に移動する。尚、図1(B)においてコンタクトホール21,24はゲート信号線18,19の後ろに位置する。(図1(B))

[0029]

層間絶縁膜20にコンタクトホールを形成するためのドライエッチングで発生した静電気が第1の保護回路13を破壊した時点で、前記静電気は駆動回路TFT12を破壊するだけのエネルギーを失っているので、駆動回路TFT12を静電破壊から防止することが可能となる。(図1(B))

[0030]

図1(B)の時点でゲート信号線18と19が接続されていないために画素領域と駆動回路領域は電気的に接続されていない。よって、画素領域と駆動回路領域を接続するために、金属配線形成工程で金属配線26を形成した。(図1(C))

[0031]

次に、層間絶縁膜をコンタクト開孔するためのドライエッチングで発生した静電気の移動する経路を予め設けて、プリチャージ回路が破壊されるのを防止する方法を説明する。

[0032]

層間絶縁膜をコンタクト開孔するためのドライエッチングで発生した静電気をプリチャージ回路の第1の信号線に移動させるために、プリチャージ回路を画素領域と間隔をあけて配置するように作製する。更にプリチャージ回路の画素領域側の第1の信号線端にコンタクトホールを設けることで、静電気が画素領域上端のコンタクトホールからプリチャージ回路の第1の信号線端に設けたコンタクトホールを介してプリチャージ回路の第1の信号線に移動する。第1の信号線に移動した静電気はプリチャージ回路の第2の信号線を通って行くのでプリチャージ回路の静電破壊を防止することが可能となる。

[0033]

【発明の実施の形態】

[実施形態1]

本発明の実施形態の例として、画素領域と駆動回路領域の間に第1の保護回路を組み込んだ回路を図8(A)に示す。また、第1の保護回路の断面図を拡大したものを図8(B)に示す。前記第1の保護回路の実施形態を図8(A),図8(B)に基づいて説明する。

[0034]

ガラス表面上に成膜された下地膜(図に番号記載なし)の上に結晶質半導体膜704を作製した。前記結晶質半導体膜704を覆うようにゲート絶縁膜705を10~200nm、好ましくは50~150nm成膜した。ゲート絶縁膜70

5の上にゲート信号線706,707を100~400nm成膜した。尚、ゲート信号線706,707は結晶質半導体膜704上部で間隔をあけて配置するように作製されている。

[0035]

結晶質半導体膜704、ゲート信号線706,707の上に層間絶縁膜708 を積層した。その後層間絶縁膜708にコンタクトホールを形成し、金属配線709をゲート信号線706,707と電気的に接続するように形成している。前記金属配線709は第1の保護回路が破壊されたとき、画素領域703と駆動回路領域701を電気的に接続するものである。

[0036]

画素領域703で層間絶縁膜をコンタクト開孔するためのドライエッチングで発生した静電気は、ゲート信号線706から駆動回路領域701に向かって移動する。層間絶縁膜のコンタクト開孔時には、ゲート信号線706と707は間隔をあけて配置されている。よって、ゲート信号線706から移動してきた静電気は、ゲート絶縁膜705を破壊して結晶質半導体膜704に移動する。再び、ゲート絶縁膜705を破壊してゲート信号線707を通り駆動回路領域701へ静電気が移動する。

[0037]

第1の保護回路702を破壊した静電気は、駆動回路領域701に移動しても 駆動回路領域701を破壊するだけのエネルギーを失ったために、駆動回路領域 701の破壊を防止することができる。

[0038]

逆に駆動回路領域701で層間絶縁膜をコンタクト開孔するためのドライエッチングで発生した静電気は、ゲート信号線707から画素領域703に向かって移動する。

[0039]

第1の保護回路702を破壊することで、静電気は画素領域703に移動して も画素領域703を破壊するだけのエネルギーを失っているために、画素領域7 03の破壊を防止することができる。

[0040]

その後、金属配線709をゲート信号線706,707に電気的に接続することで、画素領域703と駆動回路領域701を電気的に接続することができる。

[0041]

[実施形態2]

本発明の実施形態の例として、画素領域と第2の保護回路の間に第1の保護回路を組み込んだ回路を図9(A)に示す。また、第1の保護回路の断面図を拡大したものを図9(B)に示す。前記第1の保護回路の実施形態を図9(A),図9(B)に基づいて説明する。

[0042]

画素領域と第2の保護回路の間に取り入れた第1の保護回路802は、実施形態1の画素領域と駆動回路領域の間に取り入れた第1の保護回路702と同様の構造及び機能を有している。

[0043]

画素領域801で層間絶縁膜をコンタクト開孔するためのドライエッチングで発生した静電気はゲート信号線807から第2の保護回路803に向かって移動する。層間絶縁膜のコンタクト開孔時には、ゲート信号線806と807は間隔をあけて配置されている。よって、ゲート信号線807から移動してきた静電気は、ゲート絶縁膜805を破壊して結晶質半導体膜804を移動する。再び、ゲート絶縁膜805を破壊してゲート信号線806を通り第2の保護回路803へ静電気が移動する。

[0044]

第1の保護回路802を破壊することで、静電気は第2の保護回路801に移動しても第2の保護回路801を破壊するだけのエネルギーを失っているために、第2の保護回路801の破壊を防止することができる。

[0045]

その後、金属配線809をゲート信号線806,807に電気的に接続することで、画素領域801と第2の保護回路803を電気的に接続することができる

[0046]

[実施形態3]

プリチャージ回路周辺における本発明の実施形態の例である回路を図10に示す。前記プリチャージ回路の実施形態を図10に基づいて説明する。

[0047]

プリチャージ回路901は画素領域902と間隔をあけて配置されており、プリチャージ回路の第1の信号線907の画素側端にコンタクトホール904、プリチャージ回路のコンタクトホール905、プリチャージ回路の第2の信号線908及びプリチャージ回路の第2の信号線のコンタクトホール906を有している。また、プリチャージ回路の第1の信号線907はプリチャージ回路の第2の信号線908と直接接続せず、金属配線で電気的に接続されている。

[0048]

画素領域902で層間絶縁膜をコンタクト開孔するためのドライエッチングで発生した静電気は、画素のコンタクトホール903からプリチャージ回路の第1の信号線のコンタクトホール904に移動し、プリチャージ回路の第1の信号線のコンタクトホール904からプリチャージ回路のコンタクトホール905に移動し、プリチャージ回路のコンタクトホール905からプリチャージ回路の第2の信号線のコンタクトホール906に移動した。

[0049]

前記の静電気の移動では、プリチャージ回路の第1の信号線のコンタクトホール904を作製したために、静電気がプリチャージ回路のドレイン部のコンタクトホール909を経由せずにプリチャージ回路の第1の信号線907を通過したのでプリチャージ回路の破壊が起こらなかった。

[0050]

[実施形態4]

画素領域と駆動回路領域の間に2個の第1の保護回路1002を組み込んだ回路を図11に示す。

[0051]

前記第1の保護回路1002の1つ1つは、第1の保護回路702と同様の構

造を有しており、層間絶縁膜をコンタクト開孔するためのドライエッチングで発生した静電気に第1の保護回路1002を破壊させることによって画素TFTと駆動回路TFTの静電破壊を防止する機能を有している。

[0052]

図11のように第1の保護回路を2個配置することにより、層間絶縁膜をコンタクト開孔するためのドライエッチングで発生した静電気の持つエネルギーをより低下させることが可能で、より静電破壊対策に効果が得られる。

[0053]

[実施形態5]

画素領域と駆動回路領域の間に2個の第1の保護回路1102を組み込んだ回路を図12(A)、第1の保護回路1102の断面図を図12(B)に示す。

[0054]

前記第1の保護回路1102は、第1の保護回路702と同様の構造を有しており、層間絶縁膜をコンタクト開孔するためのドライエッチングで発生した静電気に第1の保護回路1102を破壊させることによって画素TFTと駆動回路TFTの静電破壊を防止する機能を有している。

[0055]

図12のように第1の保護回路を2個配置することにより、層間絶縁膜をコンタクト開孔するためのドライエッチングで発生した静電気の持つエネルギーをより低下させることが可能で、より静電破壊対策に効果が得られる。

[0056]

[実施形態 6]

画素領域と駆動回路領域の間に第1の保護回路1202を組み込んだ回路を図 13(A)、第1の保護回路1202の断面図を図13(B)に示す。

[0057]

ガラス表面上に成膜された下地膜(図に番号記載なし)の上に結晶質半導体膜1203,1204を標りた。前記結晶質半導体膜1203,1204を覆うようにゲート絶縁膜1205を成膜した。ゲート絶縁膜1205の上にゲート信号線1206~1208を成膜した。尚、ゲート信号線1206と1207は結

晶質半導体膜1203上部で間隔をあけて配置するように成膜され、ゲート信号線1207と1208は結晶質半導体膜1204上部で間隔をあけて配置するように成膜されている。

[0058]

結晶質半導体膜1203,1204、ゲート信号線1206~1208の上に層間絶縁膜1209を積層した。その後、層間絶縁膜1209にコンタクトホールを形成し、金属配線1210をゲート信号線1206と1208を電気的に接続するように形成している。前記金属配線1210は第1の保護回路が破壊された後、画素領域703と駆動回路領域701を電気的に接続するものである。

[0059]

第1の保護回路1202は[実施形態1]、[実施形態2]、[実施形態4]または [実施形態5]と同様で、層間絶縁膜をコンタクト開孔するためのドライエッチン グで発生した静電気の持つエネルギーをより低下させ、画素TFTと駆動回路T FTの静電破壊を防ぐ機能を有している。

[0060]

【実施例】

[実施例1]

第1の保護回路を組み込んだ半導体装置の製造方法の詳細な説明を図2~図7 に基づいて説明する。

[0061]

まず、本発明を組み込んだ半導体装置全体の回路構成を図7に示す。半導体装置は、画素領域601とゲート信号線側駆動回路612とソース信号線側駆動回路613で構成されている。ゲート信号線側駆動回路612は、シフトレジスタ回路606と、レベルシフタ回路607と、バッファ回路608と、第2の保護回路609と、第1の保護回路611で構成されている。ソース信号線側駆動回路613はシフトレジスタ回路602と、レベルシフタ回路603と、バッファ回路604と、サンプリング回路605と、プリチャージ回路610で構成されている。シフトレジスタ回路605と、プリチャージ回路610で構成されている。シフトレジスタ回路602、606とレベルシフタ回路603、607とバッファ回路604、608には、ホットキャリア対策効果に優れたGOLD

構造の多結晶シリコンTFTが使用されており、一方画素領域601と周辺回路の一部であるサンプリング回路605には、オフ電流値を押さえる効果に優れたLDD構造の多結晶シリコンTFTが使用されている。更に、第1の保護回路611は画素領域601とバッファ回路608との間、及び画素領域601と第2の保護回路609との間に組み込み、プリチャージ回路610は画素601とサンプリング回路605の間に組み込んでいる。

[0062]

前記回路構成の半導体装置の製造法について、以下に図2~図6を用いて具体的に記載する。なお図2~図6は[実施形態1]を示した図8のA~A'断面である。

[0063]

最初に、ガラス基板100上にプラズマCVD法により、各々組成比の異なる第1層目の酸化窒化シリコン膜101aを50nmと第2層目の酸化窒化シリコン膜101bを100nmの膜厚で堆積し、下地膜101を成膜する。尚、ここで用いるガラス基板100としては、石英ガラスまたはバリウムホウケイ酸ガラスまたはアルミホウケイ酸ガラス等がある。(図2(A))

[0064]

次に、前記下地膜101(101a2101b)上にプラズマCVD法により、非晶質シリコン膜102を55nm堆積した後、ニッケル含有溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜を脱水素処理 (500 1 時間) した後、熱結晶化(550 4 時間)を行い、更にレーザーアニール処理により多結晶シリコン膜103とした。(図2(B))

[0065]

次に多結晶シリコン膜104上に酸化シリコン膜105を130nm成膜した後、TFTの閾値を制御するために不純物元素(ボロンまたはリン)をドーピングした。(図2(C))

[0066]

次にフォトリソグラフィ工程及びエッチング工程により、この多結晶シリコン膜をパターニングし、半導体層202~204を形成した。(図3(A),(B

))

[0067]

次に半導体層202~204を覆うように、プラズマCVD法により115nm厚の酸化窒化シリコン膜から成るゲート絶縁膜301を形成し、更にゲート絶縁膜301上に30nm厚のTaN膜302とTaN膜302上に370nm厚のタングステン膜303から成るゲート電極膜をスパッタ法により堆積した。(図4(A))

[0068]

次にゲート電極形成用のレジストパターン304~307をマスクにTaN膜とタングステン膜から成る総膜厚400nm厚のゲート電極膜のドライエッチング処理を行った。レジストを後退させながらドライエッチングすることにより、ゲート電極のテーパーエッチングを行った。(図4(B))

[0069]

次にドライエッチング後のレジストパターン $304\sim307$ を除去せずに、第1のイオン注入処理であるn型不純物の高濃度イオン注入を行い、ゲート電極 $310\sim311$ から露出した領域に対応する半導体層 $203\sim204$ に高濃度不純物領域 (n+領域) $312\sim314$ を形成した。この際のイオン注入条件はn型不純物としてリンを用い、ドーズ量が 1.5×10^{15} atoms/cm 2 及び加速電圧が80kVの条件で処理した。(図4(B))

[0070]

次に再度ゲート電極のドライエッチングを行った。このときは最初のレジストパターン304~307を利用してエッチング条件を変更し、異方性エッチングとした。これにより、TaNは後退するようにエッチングが進み、タングステンはほぼ垂直なテーパー角でエッチングされた。(図4(C))

[0071]

そして、第2のイオン注入処理であるn型不純物の低濃度イオン注入を行った。この際イオン注入条件としてリンを用い、ドーズ量が $1.5\times10^{14} atoms/c$ m^2 及び加速電圧が $90\,k$ Vの条件で処理した。この際、表面にTaNが存在している領域は、TaN膜とゲート絶縁膜を貫通してリンがドープされゲート電極と重

なった位置に n--領域403,404が形成された。一方、TaNが存在しな い領域ではゲート絶縁膜を貫通してゲート電極の外側にリンがドープされ、n-領域401,402が形成された。(図5(A))

[0072]

次にフォトリソグラフィ工程を行うことにより、画素部における保持容量52 2 領域をレジスト開孔させ、その他の領域はレジストパターン405,406で 被覆するようにパターニングした。(図5(B))

[0073]

前記レジストパターン405、406をマスクに第3のイオン注入処理である p型不純物の高濃度イオン注入を行った。この際、保持容量522領域には、-導電型とは逆の導電型を付与する不純物元素であるボロン等の p 型不純物がイオ ン注入され、ゲート電極311から露出した領域及び表面にTaNが存在してい る領域407に高濃度不純物領域(p+領域)が形成された。第3のイオン注入 領域は、第1及び第2のイオン注入によりn型不純物であるリンが既にイオン注 入されているが、 p 型不純物であるボロンの濃度が 2×10^{20} ~ 2×10^{21} atom s/cm³となるようにイオン注入されるため、pチャネル型多結晶シリコンTFT のソース及びドレイン領域として機能することができる。(図5(C))

[0074]

次に前記レジストパターン405,406を除去した後、プラズマCVD法に より150nm厚の酸化窒化シリコン膜から成る第1の層間絶縁膜501を堆積 させた。更に半導体層202~204に注入された各不純物元素の熱活性化処理 するため、550℃ 4時間の熱アニール処理を行った。尚、本実施例では、T FTのオフ電流値の低下及び電界効果移動度の向上のため、不純物元素の熱活性 化処理と同時に、半導体層202~204の結晶化の際に触媒として使用したニ ッケルを高濃度のリンを含む不純物領域312~314でゲッタリングすること により、チャネル形成領域となる半導体層中のニッケル濃度の低減を実現した。 このような方法で製造したチャネル形成領域を有するため、オフ電流値の低下等 の良好な電気特性を示すことができる。前記熱活性化処理は、第1の層間絶縁膜 501を堆積する前に行っても構わないが、ゲート電極310,311の配線材

料の耐熱性が弱い場合には、本実施例のように層間絶縁膜を堆積した後に熱活性 化処理を行う方が好ましい。次に、水素を3%含有する窒素雰囲気中で410℃ 1時間の熱処理を行うことにより、半導体層202~204のダングリングボン ドを終端させるための水素化処理を行った。(図6(A))

[0075]

次に、酸化窒化シリコンから成る第1層間絶縁膜501上に1.6μm厚のアクリル樹脂から成る有機絶縁材料である第2の層間絶縁膜506を成膜した。その後、フォトリソグラフィ工程とドライエッチング工程により第1の保護回路520の2つのゲート信号線502,503及び第1と第3のイオン注入領域である不純物領域312,313,407に接続するためのコンタクトホールを形成した。この段階に静電気が発生することが確認されている。しかし、第1の保護回路は完成しているために、発生した静電気は第1の保護回路520を破壊することで、画素TFTと駆動回路TFTの破壊を防止することができる。(図6(B))

[0076]

次に、第1の保護回路520の2つのゲート信号線502,503を電気的に接続するための金属配線507を形成した。また、画素部521における接続電極508,509と保持容量522における接続電極510を前記金属配線502,503と同時に形成した。尚、金属配線材料としては、50nm厚のTi膜と500nm厚のA1-Ti合金膜の積層膜を使用した。接続電極509は画素TFT521の不純物領域313と接続しており、接続電極510は保持容量522の不純物領域407と接続している。次に、ITO(Indium-Ti-Oxide)等の透明電極膜を110nmの厚さで堆積し、フォトリソグラフィ工程とエッチング工程により、透明画素電極511を形成した。透明画素電極511は、画素TFT521の不純物領域313と接続電極509を介して電気的に接続され、保持容量522の不純物領域407と接続電極510を介して電気的に接続され、保持容量522の不純物領域407と接続電極510を介して電気的に接続している。(図6(C))

[0077]

以上のように、画素TFT521、保持容量522とを有する画素部523と

、第1の保護回路520で構成された半導体装置を製造することができる。

[0078]

〔実施例2〕

本技術を半導体装置に組み込んだ例を図16(A)、(B)、図17に示す。 なお、図16(B)は図16(A)の拡大図である。

[0079]

画素領域で発生した静電気は画素領域上端のコンタクトホール①からプリチャージ回路の第1の信号線③の下端に予め設けたコンタクトホール②に移動した。 さらにプリチャージ回路の第1の信号線③を通りコンタクトホール④からプリチャージ回路の第2の信号線のコンタクトホール⑤に移動し、プリチャージ回路の第2の信号線を移動した。

[0080]

従来の回路ではプリチャージ回路の第1の信号線③の下端に予め設けたコンタクトホール②が無いため、画素領域で発生した静電気は画素領域上端のコンタクトホール①からプリチャージ回路のドレイン部のコンタクトホール②'に移動し、プリチャージ回路の第1の信号線③を通りコンタクトホール④からプリチャージ回路の第2の信号線のコンタクトホール⑤に移動して、プリチャージ回路の第2の信号線に移動した。しかしプリチャージ回路のドレイン部のコンタクトホール②'からプリチャージ回路の第1の信号線③に静電気が移動するとき、プリチャージ回路が破壊された。

[0081]

図17は画素領域で発生した静電気がプリチャージ回路を移動しても、本技術を組み込んだことによりプリチャージ回路の静電破壊が防止できたことを電気的特性の測定によって示した図である。

[0082]

アドレス1280段目は静電気の移動した痕があるが、静電気の移動した痕のないアドレス1279段目とアドレス1281段目と比べても電気的な特性は変わらず、静電破壊対策が効果的に機能していることを示している。

[0083]

上記の結果より、本発明はプリチャージ回路の静電破壊を防止することができ、 ・半導体装置の歩留まり及び信頼性を向上することができる。

[0084]

〔実施例3〕

本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。

[0085]

上記の様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図14および図15に示す。

[0086]

図14(A)はパーソナルコンピュータであり、本体1301、画像入力部1302、表示部1303、キーボード1304で構成される。本発明を画像入力部1302、表示部1303やその他の駆動回路に適用することができる。

[0087]

図14 (B) はビデオカメラであり、本体1305、表示部1306、音声入力部1307、操作スイッチ1308、バッテリー1309、受像部1310で構成される。本発明を表示部1306、音声入力部1307やその他の駆動回路に適用することができる。

[0088]

図14(C)はモバイルコンピュータであり、本体1311、カメラ部1312、受像部1313、操作スイッチ1314、表示部1315で構成される。本発明は表示部1315やその他の駆動回路に適用できる。

[0089]

図14(D)はゴーグル型ディスプレイであり、本体1316、表示部1317、アーム部1318で構成される。本発明は表示部1317やその他の駆動回

路に適用することができる。

[0090]

図14(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体1319、表示部1320、スピーカ部1321、記録媒体1322、操作スイッチ1323で構成される。なお、この装置は記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部1320やその他の駆動回路に適用することができる。

[0091]

図14 (F) はデジタルカメラであり、本体1324、表示部1325、接眼部1326、操作スイッチ1327、受像部(図示しない)で構成される。本発明を表示部1325その他の駆動回路に適用することができる。

[0092]

図15(A)はフロント型プロジェクターであり、光源光学系および表示装置 1401、スクリーン1402で構成される。本発明は表示部やその他の駆動回 路に適用することができる。

[0093]

図15(B)はリア型プロジェクターであり、本体1403、光源光学系および表示装置1404、ミラー1405、スクリーン1406で構成される。本発明は表示部やその他の駆動回路に適用することができる。

[0094]

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態1~実施形態4、 実施例1、実施例2及び実施例3のどのような組み合わせからなる構成を用いて も実現することができる。

[0095]

【発明の効果】

本発明は、層間絶縁膜をコンタクト開孔するためのエッチングで発生した静電気を、第1の保護回路、またはプリチャージ回路の第1の信号線端にコンタクト

ホールを設けることにより、静電気のエネルギーを減少させ画素TFTと駆動回路TFTとプリチャージ回路の破壊を防止することが可能となる。

[0096]

また、本発明は静電破壊を防止することにより半導体装置の歩留まり及び信頼性を向上することが可能になり、製造原価の低減に有効である。

[0097]

【図面の簡単な説明】

- 【図1】 第1の保護回路を組み込んだ半導体装置の作製工程の図である。
- 【図2】 第1の保護回路を組み込んだ半導体装置の作製工程の図である。
- 【図3】 第1の保護回路を組み込んだ半導体装置の作製工程の図である。
- 【図4】 第1の保護回路を組み込んだ半導体装置の作製工程の図である。
- 【図5】 第1の保護回路を組み込んだ半導体装置の作製工程の図である。
- 【図6】 第1の保護回路を組み込んだ半導体装置の作製工程の図である。
- 【図7】 半導体装置全体の回路構成の図である。
- 【図8】 第1の保護回路を画素領域と駆動回路領域の間に組み込んだ実施形態の一例と第1の保護回路の断面図である。
- 【図9】 第1の保護回路を画素領域と第2の保護回路の間に組み込んだ実施形態の一例と第1の保護回路の断面図である。
- 【図10】 プリチャージ回路に静電気の移動する経路を設けてプリチャージ回路の破壊を防止する方法を説明する図である。
- 【図11】 第1の保護回路を画素領域と駆動回路領域の間に組み込んだ実施形態の一例である。
- 【図12】 第1の保護回路を画素領域と駆動回路領域の間に組み込んだ実施形態の一例と第1の保護回路の断面図である。
- 【図13】 第1の保護回路を画素領域と駆動回路領域の間に組み込んだ実施形態の一例と第1の保護回路の断面図である。
- 【図14】 半導体装置を利用した装置の一例を説明する図である。
- 【図15】 半導体装置を利用した装置の一例を説明する図である。
- 【図16】 プリチャージ回路に静電気の移動する経路を設けてプリチャージ回

路の破壊を防止した成功例を示した図である。

【図17】 電気的特性を示した図である。

【図18】 従来の半導体装置全体の回路構成図の一例である。

【図19】 従来の回路の作製方法と静電気の発生と静電気によるTFTの破壊の図である。

【図20】 従来の回路のプリチャージ回路付近の静電気によるTFTの破壊の図である。

【符号の説明】

14~16 結晶質半導体膜

17 絶縁膜

18, 19 ゲート信号線

20 層間絶縁膜

21~24コンタクトホール

25~27 金属配線

100 ガラス基板

101 酸化窒化シリコン膜

、102 非晶質シリコン膜

103, 104 多結晶シリコン膜

105 酸化シリコン膜

201 レジストパターン

202~204 半導体層

301 ゲート絶縁膜

302 TaN膜

303 タングステン膜

304~307 レジストパターン

308,309 第1の保護回路のゲート信号線

310, 311 ゲート電極

312~314 高濃度不純物領域 (n+領域)

315 ゲート電極



- 401, 402 低濃度不純物領域(n-領域)
- 403, 404 低濃度不純物領域 (n--領域)
- 405, 406 レジストパターン
- 407 高濃度不純物領域(p+領域)
- 501 第1層間絶縁膜
- 502,503 第1の保護回路のゲート信号線
- 504,505 ゲート電極
- 506 第2層間絶縁膜
- 507~510 金属配線
- 511 透明画素電極
- 704 結晶質半導体膜
- 705 ゲート絶縁膜
- 706, 707 ゲート信号線
- 708 層間絶縁膜
- 709 金属配線
- 804 結晶質半導体膜
- 805 ゲート絶縁膜
- 806,807ゲート信号線
- 808 層間絶縁膜
- 809 金属配線
- 903 画素のコンタクトホール
- 904 プリチャージ回路の第1の信号線のコンタクトホール
- 905 プリチャージ回路のコンタクトホール
- 906 プリチャージ回路の第2の信号線のコンタクトホール
- 907 プリチャージ回路の第1の信号線
- 908 プリチャージ回路の第2の信号線
- 909 プリチャージ回路のドレイン部のコンタクトホール
- 1104 結晶質半導体膜
- 1105 ゲート絶縁膜

特2000-370873


- 1106, 1107 ゲート信号線
- 1108 層間絶縁膜
- 1109 金属配線
- 1203, 1204 結晶質半導体膜
- 1205 ゲート絶縁膜
- 1206~1208 ゲート信号線
- 1209層間絶縁膜
- 1210 金属配線
- 1803, 1804 結晶質半導体膜
- 1805 ゲート絶縁膜
- 1806 ゲート信号線
- 1807 層間絶縁膜
- 1808, 1809 コンタクトホール
- 1810, 1811 金属配線
- 1903 画素のコンタクトホール
- 1904 プリチャージ回路のドレイン部のコンタクトホール
- 1905 プリチャージ回路の第1の信号線
- 1906 プリチャージ回路の第2の信号線

【書類名】


図面

【図1】

(A) TFT、保護回路形成工程




【図2】




下地膜/非晶質半導体膜形成

(A)


【図3】




【図4】



【図5】



【図6】




【図7】


					613:ソース信号線側駆動回路 602:シフトレジスタ回路 603:レベルシフタ回路 604:バッファ回路 605:サンプリング回路		
612:ゲート信号線側駆動回路	606:シフトレジスタ回路	607:レベルシフタ回路	608:バッファ回路	611:第1の保護回路	601:画素領域	611:第1の保護回路 609:第2の保護回路	

【図8】

(A)





(B)




【図9】

(A)






【図10】




【図11】




【図12】












【図13】

(A)







【図14】



【図15】




【図16】




アドレス= アドレス= アドレス= 1279段目1280段目1281段目


【図17】



アドレス=1279段目(正常)



アドレス=1280段目(静電気の移動した痕あり)




プリチャージ回路における静電破壊の影響

【図18】


				1712:ソース信号線側駆動回路 1702:シフトレジスタ回路 1703:レベルシフタ回路 1704:バッファ回路 1705:サンプリング回路 1706:プリチャージ回路	
1711:ゲート信号線側駆動回路	1707:シフトレジスタ回路	1708: レベラシンタ回路	1709:バッファ回路	1701: 画素領域	1710:保護回路

【図19】

(A) TFT形成工程



【図20】



【書類名】 要約書

【要約】

【課題】 半導体装置を作製する際、層間絶縁膜のコンタクトホールの形成をドライエッチングで行う際に静電気が発生する。発生した静電気が移動する際に画素領域もしくは駆動回路領域を破壊するのを防止する。

【解決手段】 第1の保護回路は結晶質半導体膜15上部でゲート信号線18と19を分離しているので、層間絶縁膜20のコンタクト開孔時には電気的に接続されていない。よって、コンタクト開孔するためのドライエッチングで発生した静電気は、図1(B)の矢印で示したようにゲート信号線19からゲート絶縁膜17を破壊して結晶質半導体膜15を通り、再度ゲート絶縁膜17を破壊してゲート信号線18に移動する。ドライエッチングで発生した静電気が第1の保護回路13を破壊した時点で、前記静電気は駆動回路TFT12を破壊するだけのエネルギーを失っているので、駆動回路TFT12を静電破壊から防止することが可能となる。

【選択図】 図1

出願人履歴情報

識別番号

[000153878]

1. 変更年月日

1990年 8月17日

[変更理由]

新規登録

住 所

神奈川県厚木市長谷398番地

氏 名

株式会社半導体エネルギー研究所